Docket No.: 67161-112 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Yasunobu NAKASE : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: October 02, 2003 : Examiner: Unknown

For: SEMICONDUCTOR MEMORY DEVICE HAVING POTENTIAL AMPLITUDE OF GLOBAL

BIT LINE PAIR RESTRICTED TO PARTIAL SWING

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-002366, filed January 8, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:tlb Facsimile: (202) 756-8087

Date: October 2, 2003

Cetle1-112 NAKASE October 2,2003

日本国特許庁 JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月 8日

出 願 番 号

Application Number:

特願2003-002366

[ST.10/C]:

[JP2003-002366]

出 願 人

Applicant(s):

三菱電機株式会社

2003年 2月 7日

特許庁長官 Commissioner, Japan Patent Office 太田信一郎

特2003-002366

【書類名】

特許願

【整理番号】

541592JP01

【提出日】

平成15年 1月 8日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/419

H01L 21/8244

H01L 27/11

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 ^

中瀬 泰伸

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 メモリセルからデータを読出すために、階層的に構成されるセンスアンプ群と、

下層のセンスアンプと上層のセンスアンプとを接続する相補信号線群と、

相補信号線間の電位差が電源電圧に到達する前に、当該相補信号線に接続される下層のセンスアンプによる当該相補信号線の駆動を停止させるとともに、当該相補信号線に接続される上層のセンスアンプを活性化させる制御回路とを備えた半導体記憶装置。

【請求項2】 メモリセルにデータを書込むために、階層的に構成される書 込みドライバ群をさらに含み、

下層の書込みドライバと上層の書込みドライバとは、前記相補信号線および書込み指示信号線により接続され、

上層の書込みドライバは、活性化時に、下層の相補信号線に書込みデータとその反転データを出力するとともに、下層の書込み指示信号線を所定の論理値で駆動し、

下層の書込みドライバは、上層の書込み指示信号線が前記所定の論理値のとき に、活性化される、請求項1記載の半導体記憶装置。

【請求項3】 メモリセルにデータを書込むために、階層的に構成される書 込みドライバ群をさらに含み、

下層の書込みドライバと上層の書込みドライバとは、前記相補信号線により接続され、

上層書込みドライバは、活性化時に、下層の相補信号線の一方の信号線に書込みデータを出力するとともに、前記他方の信号線が読出し時に変動する範囲以外の所定の電位で、他方の信号線を駆動し、

下層の書込みドライバは、上層の相補信号線の前記他方の信号線が前記所定の 電位のときに、活性化される、請求項1記載の半導体記憶装置。

【請求項4】 前記下層の書込みドライバは、前記他方の信号線と接続され

る論理素子を含み、

前記論理素子は、前記他方の信号線の電位が、読出し時に変動する範囲のときに、第1の論理値を出力し、前記範囲以外のときに、第2の論理値を出力する、 請求項3記載の半導体記憶装置。

【請求項5】 前記センスアンプ群に含まれる、所定のセンスアンプは、

上層の相補信号線と、下層の相補信号線との間に設けられたトランスミッションゲートを有し、

データの書込み時に、前記トランスミッションゲートが導通される、請求項1 記載の半導体記憶装置。

【請求項6】 前記センスアンプ群に含まれる、所定のセンスアンプは、

上層の相補信号線の電位を取込む回路と、

前記回路と下層の相補信号線との間に設けられたNチャネルMOSトランジタとを有し、

データの書込み時に、前記NチャネルMOSトランジスタが導通される、請求項1記載の半導体記憶装置。

【請求項7】 データの書込み時に、所定の相補信号線は、電源電圧よりも 小さい振幅で駆動され、

前記所定の相補信号線と接続された下層のセンスアンプは、

前記所定の相補信号線の電位を増幅する増幅回路と、

前記増幅回路と前記所定の相補信号線との間に設けられたPチャネルMOSトランジスタとを含み、

データの書込み時に、前記PチャネルMOSトランジスタが導通されて、前記 所定の相補信号線の電位が前記増幅回路に取込まれ、前記取込み後、前記Pチャ ネルMOSトランジスタが非導通にされるとともに、前記増幅回路で前記取込ん だ電位が電源電圧の論理振幅で増幅され、前記増幅された電位に基づき、前記セ ンスアンプの下層の相補信号線が駆動される、請求項2記載の半導体記憶装置。

【請求項8】 前記センスアンプ群のうち、所定のセンスアンプは、

下層の相補信号線と接続された増幅回路と、

前記増幅回路と接続されるとともに、上層の相補信号線と接続されたラッチ回

路とを含み、

前記増幅回路は、第1のクロックに基づくタイミングで、下層の相補信号線の 電位を取込み、当該取込んだ電位の増幅を行ない、当該増幅された電位を前記ラ ッチ回路へ出力し、

前記ラッチ回路は、第1のクロックとは異なる第2のクロックに基づくタイミングで、ラッチしている前記増幅された電位で前記上層の相補信号線を駆動する、請求項1記載の半導体記憶装置。

【請求項9】 前記所定のセンスアンプの上層の相補信号線は、前記第2の クロックに基づくタイミングでプリチャージされ、

前記所定のセンスアンプの上層のセンスアンプは、前記第2クロックに基づく タイミングで活性化される、請求項8記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体記憶装置に関し、特に、スタティック・ランダム・アクセス・メモリ (以下、SRAM) における低消費電力技術に関する。

[0002]

【従来の技術】

近年、電子機器の低消費電力化に伴って、電子機器内部の半導体記憶装置の低 消費電力化が重要な課題となっている。

[0003]

半導体記憶装置の低消費電力化を部分的に達成する方法の一つとして、たとえば、特許文献1では、ビット線対とセンスアンプとの間に第1のトランスファゲートを設けることにより、ビット線対を第1のトランスファゲートと分離してビット線対の電位がフルスイングするのを防止している。

[0004]

【特許文献1】

特開平7-161192号公報

[0005]

【発明が解決しようとする課題】

しかしながら、メモリセルアレイを複数のブロックに分割したSRAMにおいては、上述のように、ビット線の電位振幅をパーシャルスイングに制限したとしても、ブロック間を接続するグローバルビット線は、フルスイングしたままである。特に、出力端子数が多いときには、消費電力が相当に大きくなる。

[0006]

そこで、本発明は、グローバルビット線において電位振幅をパーシャルスイン グに制限した半導体記憶装置を提供することを目的とする。

[0007]

【課題を解決するための手段】

上記課題を解決するために、この発明に係わる半導体記憶装置は、メモリセルからデータを読出すために、階層的に構成されるセンスアンプ群と、下層のセンスアンプと上層のセンスアンプとを接続する相補信号線群と、相補信号線間の電位差が電源電圧に到達する前に、当該相補信号線に接続される下層のセンスアンプによる当該相補信号線の駆動を停止させるとともに、当該相補信号線に接続される上層のセンスアンプを活性化させる制御回路とを備える。

[0008]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を用いて説明する。

[0009]

<第1の実施形態>

本実施の形態は、グローバルビット線において電位振幅をパーシャルスイング に制限した半導体記憶装置に関する。

[0010]

(全体の構成)

図1は、本発明の第1の実施の形態に係るSRAMの主要部分の構成を示す図である。図1を参照して、このSRAMでは、メモリセルアレイMAは、ビット線方向に複数のブロックに分割されている。メモリセルアレイMAを分割することによって、選択されたビット線対に接続されるメモリセルMの数を削減して、

ビット線対の寄生容量を減らし、消費電力を削減している。

[0011]

各ブロックには、それぞれ異なるn本のロウアドレス信号が与えられる。つまり、第0ブロックには、 $X<0>\sim X<n-1>$ のロウアドレス信号が与えられ、第1ブロックには、 $X<n>\sim X<2$ n-1>のロウアドレス信号が与えられる。図1では、第0ブロックについて、その回路構成を示しているが、その他のブロックの回路構成も同様である。

[0012]

ワード線ドライバG10、G11は、それぞれワード線WD<0>、WD<n−1>を駆動する。ワード線ドライバは、各ワード線に対応して設けられており、図1では、ワード線ドライバG10とG11のみを代表して示されている。

[0013]

各ワード線には、m個のメモリセルMが接続される。

各ブロックにおいて、m個のローカルビット線対BT<0>, BTC<0>、 $\cdot \cdot \cdot BT<m-1>$, BTC<m-1>が設けられている。各メモリセルMは、いずれかのビット線対に接続される。

[0014]

各ブロックに共通に、カラムアドレスY<0>~Y<m-1>が与えられる。 いずれか一つのカラムアドレスが「H」レベルに設定されることによって、1 つのビット線対が選択される。選択されたビット線対は、トランスミッションゲートT10~T13を介してローカルデータ線対DATA, DATACに接続される。

[0015]

ダミーカラムDCは、ローカルセンスアンプSA1<0>の活性化信号であるローカルセンスイネーブル信号SE<0>を生成する。

[0016]

グローバルダミーカラムHDCは、グローバルワード線HWD<0>、HWD<1>・・・の活性化を制御するととともに、グローバルセンスアンプHSAの活性化を制御するグローバルセンスイネーブル信号HSEを生成する。

[0017]

(ローカルセンスアンプSA1の構成)

図2は、本実施の形態に係るローカルセンスアンプSA1<0>の構成を示す。ローカルセンスアンプSA1<0>は、0番目のブロックに対応して設けられたローカルセンスアンプである。すべてのローカルセンスアンプSA1<0>、SA1<1>・・・を総称するときには、ローカルセンスアンプSA1と記すことにする。ローカルビット線対、グローバルワード線についても、同様に、総称するときには、それぞれ、ローカルビット線対BT,BTC、グローバルワード線HWDと記すことにする。

[0018]

ローカルセンスアンプSA1<0>の入力端子は、ローカルデータ線対DAT A, DATACに接続される。ローカルセンスアンプSA1<0>の出力端子は、グローバルビット線対HBT, HBTCに接続される。

[0019]

ローカルセンスイネーブル信号 SE < 0 >が「L」 レベルのときには、P チャネルMOSトランジスタP20およびP21は、導通する。これによって、データ保持ノードD20に、ローカルデータ線DATAの電位が設定され、データ保持ノードD21にローカルデータ線DATACの電位が設定される。

[0020]

ローカルセンスイネーブル信号 SE<0>が「H」 レベルになると、N チャネルMOS トランジスタN20 が導通する。これによって、データ保持ノードD2 0 およびD21 の電位は、一方がVDDに、他方がGNDになるように増幅が行なわれる。

[0021]

グローバルワード線HWD<0>が「H」レベルになると、NチャネルMOSトランジスタN21およびN22が導通する。これによって、データ保持ノードD20の電位がグローバルビット線HBTに駆動され、データ保持ノードD21の電位がグローバルビット線HBTCに駆動される。このように、ローカルセンスアンプSA1<0>は、ローカルデータ線対DATA,DATACの電位を増

幅するセンスアンプとして動作するとともに、保持したデータに応じた電位をグローバルビット線対HBT、HBTCに出力するというメモリセルとしての動作も行なう。

[0022]

グローバルワード線HWD<0>が「L」レベルになると、NチャネルMOSトランジスタN21およびN22が非導通になる。これによって、データ保持ノードD20の電位によるグローバルビット線HBTの駆動は停止し、データ保持ノードD21の電位によるグローバルビット線HBTCの駆動は停止する。

[0023]

(グローバスセンスアンプHSAの構成)

図3は、本実施の形態に係るグローバルセンスアンプHSAの構成を示す。同図を参照して、グローバルビット線HBT、HBTC間に十分な電位差が生じた後に、グローバルダミーカラムHDCからのグローバルセンスイネーブル信号HSEが「H」レベルに設定される。これにより、NチャネルMOSトランジスタN30は、導通し、PチャネルMOSトランジスタP30およびP31は、非導通になるので、データ保持ノードD30およびD31のいずれか一方の電位は、VDDに、他方の電位は、GNDとなる。

[0024]

次のクロックCLKの立ち上がりととともに、グローバルセンスイネーブル信号HSEは「L」レベルとなるが、データ保持ノードD30およびD31の電位は、2つのNANDゲートG30およびG31で構成されるラッチ回路で保持される。

[0025]

(読出し動作)

次に、図4に示すタイミングチャートを参照して、データの読出し動作について説明する。

[0026]

まず、クロックCLKが「L」レベルの期間、およびクロックCLKを遅延回路DLYで所定時間遅延させたクロックCLK1が「L」レベルの期間に、以下

のようにして、プリチャージ処理が行なわれる。

[0027]

すべてのローカルビット線対BT, BTCは、クロックCLKが「L」レベルのときに、「H」レベルに設定される。

[0028]

ダミーカラムDCでは、クロックCLKが「L」レベルのときに、Pチャネル MOSトランジスタP10が導通し、それによって、ダミービット線DBTが「H」レベルに設定される。このダミービット線DBTの電位「H」レベルがイン バータG14により反転されて、ローカルセンスイネーブル信号SE<0>が「L」レベルに設定される。

[0029]

また、グローバルダミーカラムHDCでは、クロックCLK1が「L」レベルのときに、PチャネルMOSトランジスタP13が導通する。これにより、グローバルダミービット線HDBTは、「H」レベルに設定される。このグローバルダミービット線HDBTの電位「H」レベルがインバータG18により反転されて、グローバルセンスイネーブル信号HSEが「L」レベルに設定される。

[0030]

また、クロックCLK1が「L」レベルのときに、PチャネルMOSトランジスタP11およびP12が導通する。これによって、グローバルビット線対HBT、HBTCは、「H」レベルに設定される。

[0031]

また、ローカルセンスアンプSA1<0>では、ローカルセンスイネーブル信号SE<0>が「L」レベルのときには、PチャネルMOSトランジスタP20およびP21が導通し、NチャネルMOSトランジスタN20が非導通になる。これにより、ローカルデータ線DATAの電位がラッチ&増幅回路LAT20のデータ保持ノードD20に供給され、ローカルデータ線DATACの電位がラッチ&増幅回路LAT20のデータ保持ノードD21に供給される。

[0032]

また、グローバルセンスアンプHSAでは、グローバルセンスイネーブル信号

HSEが「L」レベルのときには、PチャネルMOSトランジスタP30および P31が導通し、NチャネルMOSトランジスタN30が非導通になる。PチャネルMOSトランジスタP30およびP31が導通すると、グローバルビット線 対HBT, HBTCの電位は、データ保持ノードD30, D31に転送される。

[0033]

次に、時刻tOにおいて、クロックCLKが「H」レベルに立ち上がると、読出し処理が開始される。

[0034]

すなわち、クロックCLKの立ち上り(図4の(1)に示す。)に同期して、外部アドレスが有効となり、アドレスデコードに必要な時間が経過した後、すべてのブロックを通して1個のメモリセルMが選択される。以下では、第0ブロックの、ロウアドレス信号X<0>およびカラムアドレス信号Y<0>で特定されるメモリセルMが選択される場合について説明する。

[0035]

ロウアドレスX<0>が「H」レベルになると、ワード線ドライバG10によって、時刻t1に、ワード線WD<0>が「H」レベルに設定される(図4の(2)に示す。)。これによって、ワード線WD<0>に接続されるすべてのメモリセルMのデータが、それぞれが接続されているビット線対に出力される。これによって、各メモリセルに接続されるビット線対のうち、一方のビット線の電位がVDDよりも低くなる。

[0036]

次に、ブロック選択信号BS<0>が「H」レベルおよびカラム選択信号が「H」レベルとなるので、ローカルビット線対BT<0>,BTC<0>の電位がローカルデータ線対DATA、DATACに転送される。

[0037]

一方、ダミーカラムDCでは、ワード線WD<0>が「H」レベルになると、NチャネルMOSトンランジスタN10が導通し、それによって、ダミービット線DBTが「L」レベルに設定される。このNチャネルMOSトランジスタN10の駆動力は、メモリセル内のNチャネルMOSトランジスタの駆動力よりも大

きく設定されているので、ダミービット線DBTの電位降下する速度は、ローカルビット線BTまたはBTCの電位降下する速度よりも高速となる。

[0038]

インバータG14が、このダミービット線DBTの電位「L」レベルを反転し、時刻 t2において、ローカルセンスイネーブル信号SE<0>が「H」レベルに設定される(\mathbb{Q} 4の(3)に示す)。

[0039]

ここで、ローカルセンスアンプSA1<0>の入力信号であるローカルデータ線対DATA、DATACの電位差 Δ Vが十分大きくなったとき(通常、200 mV \sim 300mV)に、ローカルセンスイネーブル信号SE<0>が「H」レベルに活性化されるように、NチャネルMOSトランジスタN10(およびN11)のサイズが決められている。

[0040]

このローカルセンスイネーブル信号SE<0>がインバータG15により反転されて、ワードドライバG10、G11などに送られる。これにより、すべてのワード線が非選択状態となり、ビット線の電位の低下は停止する。すなわち、メモリセルMから電流が流れなくなる。

[0041]

ローカルセンスアンプSA1<0>では、ローカルセンスイネーブル信号SE</br> <0>が「H」レベルになると、PチャネルMOSトランジスタP20およびP21が非導通になり、NチャネルMOSトランジスタN20が導通する。これによって、データ保持ノードD20とD21の電位差が増幅され、データ保持ノードD20およびD21の電位は、一方がVDDに、他方がGNDになる。

[0042]

ローカルセンスイネーブル信号 SE<0>の立ち上がりから遅延回路 DLYで規定される一定時間経過後、グローバルワードドライバ G16 が活性化される。 グローバルワードドライバ G16 は、時刻 t3 に、グローバルワード線 HWD<0>を「H」レベルに駆動する(図4の(4)に示す)。ここで、遅延回路 DLYを設けたのは、グローバルワード線 HWD<0>を活性化するタイミングを遅

らせるためである。すなわち、後述のように、グローバルワード線HWD<0>が活性化されると、ローカルセンスアンプSA1<0>は、保持しているデータをグローバルビット線対に駆動するので、ローカルセンスアンプSA1<0>が、保持しているデータを十分に増幅した後で、そのデータをグローバルビット線対HBT、HBTCに駆動するようにするためである。

[0043]

また、このようにグローバルワード線HWD<0>の活性化タイミングを遅らせたことに伴って、グローバルセンスアンプHSAの動作も、遅らせる必要がある。そのため、このグローバルセンスアンプHSAの動作と関連するグローバルダミーカラムHDC、およびグローバルビット線対HBT、HBTCをプリチャージするためのPチャネルMOSトランジスタP13、P11およびP12には、クロック信号CLKを遅延回路DLYで遅延させたクロック信号CLK1を供給する。

[0044]

次に、ローカルセンスアンプSA1<0>では、グローバルワード線HWD<0>が「H」レベルになると、NチャネルMOSトランジスタN21およびN22が導通する。これによって、データ保持ノードD20の電位がグローバルビット線HBTに駆動され、データ保持ノードD21の電位がグローバルビット線HBTCに駆動される。

[0045]

グローバルダミーカラムHDCでは、グローバルワード線HWD<0>が「H」レベルになると、NチャネルMOSトランジスタNH10が導通し、それによって、グローバルダミービット線HDBTは、「L」レベルに設定される。このグローバルダミービット線HBTの「L」レベルの電位がインバータG18により反転されて、時刻t4において、グローバルセンスイネーブル信号HSEを「H」レベルに設定する(図4の(5)に示す)。

[0046]

このNチャネルMOSトランジスタNH10の駆動力は、ローカルセンスアンプSA1<0>の駆動力よりも大きく設定されているので、グローバルダミービ

ット線HDBTの電位降下する速度は、グローバルビット線HBTまたはHBT Cの電位降下する速度よりも高速となる。ここで、ローカルセンスアンプSA1 <0>の駆動力とは、図2において、NチャネルMOSトランジスタN21から、NチャネルMOSトランジスタN25を通って、NチャネルMOSトランジスタN20に流れる電流量、または、NチャネルMOSトランジスタN22から、NチャネルMOSトランジスタN26を通って、NチャネルMOSトランジスタN26を通って、NチャネルMOSトランジスタN26を通って、NチャネルMOSトランジスタN26を通って、NチャネルMOSトランジスタN26に流れる電流量である。

[0047]

グローバルセンスアンプHSAでは、グローバルセンスイネーブル信号HSEが「H」レベルになると、PチャネルMOSトランジスタP30およびP31が非導通になり、NチャネルMOSトランジスタN30が導通する。PチャネルMOSトランジスタP30およびP31が非導通になると、グローバルビット線対HBT、HBTCと、データ保持ノードD30およびD31とは、分離される。NチャネルMOSトランジスタN30が導通すると、データ保持ノードD30とD31の電位差が増幅され、データ保持ノードD30およびD31の電位は、一方がVDDに、他方がGNDになる。このデータ保持ノードD30およびD31の電位は、NAND回路G30およびG31で構成されるラッチで保持され、端子DOUTから外部に出力される。

[0048]

このグローバルセンスイネーブル信号HSEがインバータG19により反転されて、グローバルワードドライバG16、G17などに送られる。これにより、すべてのグローバルワード線HWDが非選択状態となる。その結果、ローカルセンスアンプSA1<0>は、グローバルビット線対HBT,HBTCの駆動を停止するので、グローバルビット線対HBT,HBTCの電位の低下は停止する。この停止するタイミングは、グローバルビット線対HBT,HBTCのいずれかが、VDD- α になるタイミングとする(α =200mV \sim 300mV)。このタイミングの調整は、グローバルダミーカラムHDC内のNチャネルMOSトランジスタNH10およびNH11の駆動力を調整することで行なわれる。

[0049]

以上によって、グローバルビット線対HBT、HBTCの電位振幅はパーシャルスイングに制限される。これによって、ローカルセンスアンプSA1から電流が流れなくなる。つまり、グローバルビット線対HBT、HBTCの電位差がVDDに達する前に、ローカルセンスアンプSA1<0>によるグローバルビット線対HBT、HBTCの駆動を停止するとともに、グローバルセンスアンプHSAを活性化する。

[0050]

次に、時刻t5において、クロック信号CLKが「L」レベルになると、ダミーカラムDCでは、ダミービット線DBTが「H」レベルに設定され、それによって、ローカルセンスイネーブル信号SE<O>が「L」レベルに設定される。

[0051]

また、クロック信号CLKを遅延させたクロック信号CLK1が「L」レベルになると、グローバルダミーカラムHDCでは、グローバルダミービット線HDBTが「H」レベルに設定され、それによって、グローバルセンスイネーブル信号HSEが「L」レベルに設定される。

[0052]

(従来のSRAMとの比較)

次に、本実施の形態におけるSRAMと従来のSRAMとを比較する。図5に従来のSRAMの構成を示す。図1に示すSRAMが、図5に示す従来のSRAMと異なる点は、以下である。図1に示すSRAMでは、従来のSRAMにおけるグローバルデータ線HDATAの代わりに、グローバルビット線対HBT,HBTCを備え、ローカルセンスアンプSA0の代わりに、ローカルセンスアンプSA1を備え、従来のSRAMにはないグローバルセンスアンプHSAおよびグローバルダミーカラムHDCを備える。

[0053]

図 6 は、従来のローカルセンスアンプ SAO < 0 > 0 構成を示す。ローカルセンスアンプ SAO < 0 > 0 では、ローカルセンスイネーブル信号 SE < 0 > 0 「H 」レベルになると、PチャネルMOSトランジスタ P2O および P2I が非導通になり、NチャネルMOSトランジスタ P2O が導通する。これによって、デー

タ保持ノードD20およびD21の間の電位差は増幅され、一方の電位は、VDDに、他方の電位はGNDになる。

[0054]

出力バッファDR200では、ブロック選択信号BS<0>が「H」レベルになると、PチャネルMOSトランジスタP203およびNチャネルMOSトランジスタN201が導通する。したがって、データ保持ノードD20の電位が「H」レベルのときには、N202が導通し、グローバルデータ線HDATAの電位が「L」レベルとなる。一方データ保持ノードD20の電位が「L」レベルのときには、P202が導通し、グローバルデータ線HDATAの電位が「H」レベルとなる。

[0055]

このように、従来のグローバルデータ線HDATAは、フルスイングするのに対して、本実施の形態に係るSRAMによれば、グローバルビット線HBT、HBTCの電位振幅をパーシャルスイングに制限するので、消費電力を低減できる

[0056]

なお、本実施の形態のSRAMでは、ローカルデータ線対DATA,DATA C、ワード線WD、ダミーカラムDC、ローカルセンスアンプSA1からなるローカルメモリ回路と、グローバルビット線対HBC,HBTC、グローバルワード線HWD、グローバルダミーカラムHDC、グローバルセンスアンプHSAからなるグローバルメモリ回路が同様の動作を行なうことによって、階層的にメモリセルからのデータを読出すことができる。本実施の形態では、2階層の構成について説明したが、2階層以上の構成に拡張することができる。たとえば、3階層にする場合には、メモリセルアレイを2段階で分割する。すなわち、メモリセルアレイをまず大ブロックに分割し、大ブロックをさらに小ブロックに分割する。そして、小ブロックに対応するグローバルメモリ回路を複数個設け、大ブロックに対応するグローバルメモリ回路を複数個設け、大ブロックに対応するグローバルメモリ回路を1つ設けるものとすることができる。

[0057]

<第2の実施形態>

本実施の形態は、第1の実施形態に係るSRAMに書込みを行なうための機能を追加したSRAMに関する。

[0058]

(全体の構成)

図7は、本発明の第2の実施の形態に係るSRAMの主要部分の構成を示す図である。同図では、第0ブロックへの書込みを行なうために必要な回路の構成のみを示している。同図に示すSRAMは、図1に示すSRAMに、グローバル書込みドライバHDR1と、ローカル書込みドライバDR0およびDR1とが追加されている。これらの追加された構成要素について説明する。

[0059]

(グローバル書込みドライバHDR1)

図8は、本実施の形態に係るグローバル書込みドライバHDR1の構成を示す。グローバル書込みドライバHDR1は、書込み指示信号WE、遅延クロックCLK1、および書込みデータDinが入力される。書込み指示信号WEは、外部から与えられ、書込み指示を示す場合には、「H」レベルとなる。

[0060]

書込み指示信号WEが「H」レベル、かつ遅延クロック信号CLK1が「H」レベルのときに限り、グローバル書込み信号WE1が「H」レベルとなる。また、このときには、PチャネルMOSトランジスタP61およびP63が導通し、NチャネルMOSトランジスタN61およびN63が導通する。

[0061]

このときに、書込みデータDinが「H」レベルの場合には、NチャネルMOSトランジスタN62およびPチャネルMOSトランジスタP64が導通し、グローバルビット線HBTのデータは、「L」レベルとなり、グローバルビット線HBTCのデータは、「H」レベルとなる。一方、書込みデータDinが「L」レベルの場合には、PチャネルMOSトランジスタP62およびNチャネルMOSトランジスタN64が導通し、グローバルビット線HBTのデータは、「H」レベルとなり、グローバルビット線HBTのデータは、「L」レベルとなる。

[0062]

書込み指示信号WEが「L」レベル、または遅延クロック信号CLK1が「L」レベルのときには、グローバル書込みドライバHDR1のグローバルビット線対HBT, HBTCへの出力は、ハイーインピーダンスとなる。

[0063]

(ローカル書込みドライバDR0, DR1)

図9は、本実施の形態に係るローカル書込みドライバDROの構成を示す。ローカル書込みドライバDROは、グローバル書込み信号WE1、ブロック選択信号BS<0>、グローバルビット線HBTのデータが入力され、ローカルデータ線DATAにデータを出力する。ブロック選択信号BS<0>は、外部から与えられ、ブロック0が選択される場合には、「H」レベルとなる。

[0064]

グローバル書込み信号WE $1 = \lceil H \rfloor$ レベル、かつブロック選択信号BS< 0 >= $\lceil H \rfloor$ レベルのときには、NANDゲート 71 の出力が「L」レベルとなって、PチャネルMOSトランジスタP 71 およびNチャネルMOSトランジスタN 71 が導通する。

[0065]

このときに、グローバルビット線HBTのデータが「H」レベルの場合、NチャネルMOSトランジスタN72が導通し、ローカルデータ線DATAのデータは、「L」レベルとなる。一方、グローバルビット線HBTのデータが「L」レベルの場合、NチャネルMOSトランジスタP72が導通し、ローカルデータ線DATAのデータは、「H」レベルとなる。

[0066]

グローバル書込み信号WE1=「L」レベル、またはブロック選択信号BS<0>=「L」レベルのときには、ローカル書込みドライバDR0のローカルデータ線対DATA、DATACへの出力は、ハイーインピーダンスとなる。

[0067]

ローカル書込みドライバDR1の構成は、上記ローカル書込みドライバDR0 の構成と同様であるので、図示は省略する。ローカル書込みドライバDR1によって、グローバル書込み信号WE1=「H」レベル、かつブロック選択信号BS

<O>=「H」レベルのときには、グローバルビット線HBTCのデータが「H」レベルの場合、ローカルデータ線DATACのデータは、「L」レベルとなる。一方、グローバルビット線HBTCのデータが「L」レベルの場合、ローカルデータ線DATACのデータは、「H」レベルとなる。

[0068]

このようにして、ローカルデータ線対DATA, DATACに駆動されたデータは、ローカルワード線WDと、ローカルビット線対BT, BTCが選択されることによって、目的のメモリセルにデータが書込まれる。

[0069]

以上のように、本実施の形態によるSRAMによれば、読出し動作だけでなく、書込み動作も階層化して行なうことができる。

[0070]

なお、本実施の形態では、1つのブロックに対応して、ローカル書込みドライバをDROおよびDR1を備えるものとしたが、ローカル書込みドライバDROとDR1との2つで、1つのローカル書込みドライバとみなすものとしてもよい

[0071]

<第3の実施形態>

本実施の形態は、第2の実施形態で用いた書込み動作の制御のための書込み信号WE1を不要にしたSRAMに関する。

[0072]

(全体の構成)

図10は、本発明の第3の実施の形態に係るSRAMの主要部分の構成を示す 図である。同図では、第0ブロックへの書込みを行なうために必要な回路の構成 のみを示している。このSRAMでは、図7に示す第2の実施形態のSRAMと 相違する点は、以下である。すなわち、本実施の形態のSRAMは、グローバル 書込みドライバHDR1の代わりに、グローバル書込みドライバHDR2を備え 、2つのローカル書込みドライバDR0およびDR1の代わりに、1つのローカ ル書込みドライバDR2を備える。以下、これらの構成要素について説明する。

[0073]

(グローバル書込みドライバHDR2の構成)

図11は、本実施の形態に係るグローバル書込みドライバHDR2の構成を示す。グローバル書込みドライバHDR2は、書込み指示信号WE、遅延クロック CLK1、および書込みデータDinが入力される。

[0074]

書込み指示信号WEが「H」レベル、かつ遅延クロック信号CLK1が「H」レベルのときに限り、PチャネルMOSトランジスタP61、P63が導通し、NチャネルMOSトランジスタN61、N63およびN64が導通する。これにより、グローバルビット線HBTCのデータは、「L」レベルとなる。このように、本実施の形態では、書込み指示信号WEにより書込み指示を受けたときには、グローバル書込み信号WE1を「H」レベルに設定するのではなく、グローバルビット線HBTCを、「L」レベルに設定することを特徴とする。

[0075]

このときに、書込みデータDinが「H」レベルの場合には、NチャネルMOSトランジスタN62が導通し、グローバルビット線HBTのデータは、「L」レベルとなる。一方、書込みデータDinが「L」レベルの場合には、PチャネルMOSトランジスタP62が導通し、グローバルビット線HBTのデータは、「H」レベルとなる。これによって、書込みデータDinが、グローバルビット線HBTに駆動される。

[0076]

なお、書込み指示信号WEが「L」レベル、または遅延クロック信号CLK1が「L」レベルの場合には、グローバル書込みドライバHDR2のグローバルビット線対HBT、HBTCへの出力はハイーインピーダンスとなる。

[0077]

(ローカル書込みドライバDR2の構成)

図12は、本実施の形態に係るローカル書込みドライバDR2の構成を示す。 ローカル書込みドライバDR2には、グローバルビット線HBT、ブロック選択 信号BS<0>、グローバルビット線HBTCが入力される。

[0078]

ブロック選択信号BS<0>が「H」レベル、かつグローバルビット線HBT Cが「L」レベルのとき限り、PチャネルMOSトランジスタP102およびP104と、NチャネルMOSトランジスタN102およびN104が導通する。

[0079]

このときに、グローバルビット線HBTが「H」レベルの場合には、NチャネルMOSトランジスタN103およびPチャネルMOSトランジスタP101が 導通する。これにより、ローカルデータ線DATAのデータは、「L」レベルとなり、ローカルデータ線DATACのデータは、「H」レベルとなる。

[0080]

一方、グローバルビット線HBTが「L」レベルの場合には、PチャネルMO SトランジスタP103およびNチャネルMOSトランジスタN101が導通す る。これにより、ローカルデータ線DATAのデータは、「H」レベルとなり、 ローカルデータ線DATACのデータは、「L」レベルとなる。

[0081]

なお、ブロック選択信号 BS<0>が「L」 Vベル、またはグローバルビット線 HBTCが「H」 Vベルのときには、ローカル書込みドライバ DR2のローカルデータ線対 DATA, DATACへの出力は、ハイーインピーダンスとなる。

[0082]

(読出し動作との関係について)

以上のように、ローカル書込みドライバDR2は、グローバルビット線HBTCを、書込み制御に用いる。ところで、読出し時に、このグローバルビット線HBTCに、「L」レベルに設定されることがある。ローカル書込みドライバDR2は、このようにデータの読出しによってグローバルデータ線HBTCが「L」レベルになった場合に、書込み指示がなされたと誤らないようにすることが必要となる。これは、次のようにして実現できる。

[0083]

第1に、第1の実施形態で説明したように、読出し時には、グローバルビット 線対HBT, HBTCは、フルスイングしない。つまり、グローバルビット線H BTCの電位降下は、200mV~300mVに制限されている。したがって、ローカル書込みドライバDR2の入力インバータ104の閾値を200mVよりも低く設定しておく。これにより、読出し時にグローバルビット線HBTCが「L」レベルに設定されたとしても、その電位は200mV~300mVなので、入力インバータ104は、「L」レベルを出力する。一方、書込み時に、グローバルビット線HBTCが書込み指示を示す「L」レベルに設定されたときには、入力インバータ104は、「H」レベルを出力する。これによって、ローカル書込みドライバDR2は、データの読出しによって、グローバルデータ線HBTCが「L」レベルになったとしても、それを書込み指示として受け付けない。

[0084]

第2に、読出し時に、グローバルビット線HBTCが「L」レベルのときには、グローバルビット線HBTは、「H」レベルである。グローバルビット線対HBT、HBTCの電位がこのような値になるのは、メモリセルMからデータが読み出され、ローカルデータ線DATAが「H」レベルになり、ローカルデータ線対DATACが「L」レベルとなった結果である。

[0085]

この場合、ローカル書込みドライバDR2が、グローバルビット線HBTCが「L」レベルにより、ローカルデータ線対DATAは、「L」レベルに駆動され、ローカルデータ線DATACは、「H」レベルに駆動される。これによって、メモリセルMにデータが書込まれることになるが、メモリセルM内のデータは、変化しない。

[0086]

以上のように、本実施の形態に係るSRAMによれば、グローバルビット線により、書込み指示を送ることによって、書込み信号WE1の信号線をなくすことができ、回路の面積を縮小できるとともに、消費電力を低減することができる。

[0087]

<第4の実施形態>

本実施の形態は、センスアンプと書込みドライバを融合したSRAMに関する

[0088]

(全体の構成)

図13は、本発明の第4の実施の形態に係るSRAMの主要部分の構成を示す図である。同図では、第0ブロックへの書込みを行なうために必要な回路の構成のみを示している。このSRAMでは、図7に示す第2の実施形態のSRAMと相違する点は、以下である。すなわち、本実施の形態のSRAMは、ローカルセンスアンプSA1と、2つのローカル書込みドライバDR0およびDR1の代わりに、1つの書込み機能付きローカルセンスアンプSA2を備える。以下、これらの構成要素について説明する。

[0089]

(書込み機能付きローカルセンスアンプSA2の構成)

図14は、本実施の形態に係る書込み機能付きローカルセンスアンプSA2< 0 > の構成を示す。この書込み機能付きローカルセンスアンプSA2< 0 > は、図2に示すローカルセンスアンプSA1< 0 > に、トランスミッションゲートTG120およびTG121が追加されている。これらのトランスミッションゲートTG120およびTG121は、制御信号QNおよびQPにより制御される。制御信号QNおよびQPは、NANDゲートG122およびインバータ123によって、グローバル書込み信号WE1およびブロック選択信号BS<0>に基づいて生成される。

[0090]

グローバル書込み信号WE1が「H」レベル、かつブロック選択信号BS<0 >が「H」レベルのときに限り、制御信号QNは「H」レベルとなり、制御信号QPは「L」レベルとなる。この場合、トランスミッションゲートTG120およびTG121は、導通し、その結果グローバルビット線対HBT、HBTCとローカルデータ線対DATA、DATACとが接続される。

[0091]

一方、グローバル書込み信号WE1が「L」レベル、またはブロック選択信号 BS<0>が「L」レベルのときには、制御信号QNは「L」レベルとなり、制御信号QPは「H」レベルとなる。この場合、トランスミッションゲートTG1

20およびTG121は、非導通になり、その結果、グローバルビット線対HB T, HBTCとローカルデータ線対DATA, DATACとは、接続されない。 【0092】

この書込み機能付きローカルセンスアンプSA2<0>の動作を読出し時と書 込み時に分けて説明する。

[0093]

(読出し動作)

読出し動作時には、グローバル書込み信号WE1は「L」レベルのため、トランスミッションゲートTG120およびTG121は、非導通になる。これにより、グローバルビット線対HBT、HBTCは、ローカルデータ線対DATA、DATACと接続されない。この場合、書込み機能付きローカルセンスアンプSA2<0>は、図2に示すローカルセンスアンプSA1<0>と同様に動作する

[0094]

(書込み動作)

書込み動作時には、グローバル書込み信号WE1は「H」レベルのため、ブロック選択信号BS<0>が「H」レベルである場合には、トランスミッションゲートTG120およびTG121は、導通する。これにより、グローバルビット線対HBT, HBTCは、ローカルデータ線対DATA, DATACに接続される。

[0095]

グローバルビット線対HBT、HBTCは、グローバル書込みドライバHDR 1によって、書込むべきデータが出力されているので、そのデータが導通状態の トランスミッションゲートTG120、121を介してローカルデータ線対DA TA、DATACに転送される。

[0096]

以上のように、本実施の形態では、ローカルセンスアンプに、2つのトランス ミッションゲートTG120およびTG121と、NANDゲートG122と、 インバータG123とを加えるだけで、ローカルセンスアンプは、ローカル書込 みドライバの機能も兼ねることができ、第2の実施形態のように単独のローカル 書込みドライバを備える場合と比べて、素子数を削減することができる。その結果、回路の面積を縮小することができるとともに、消費電力を低減することができる。

[0097]

<第5の実施形態>

本実施の形態では、トランスミッションゲートを用いずに、ローカルデータ線対DATA、DATACを駆動するSRAMに関する。第4の実施形態では、書込み機能付きローカルセンスアンプSA2は、トランスミッションゲートを介して、ローカルデータ線対DATA、DATACを駆動した。しかし、トランスミッションゲートは、駆動力が弱いため、ローカルデータ線対DATA、DATACの寄生容量が大きいときには、ローカルデータ線対DATA、DATACの一方の電位を十分に低く設定することができない。その結果、メモリセルへのデータの書込みが行なうことができなくなる。本実施の形態では、このような問題を解決する。

[0098]

(全体の構成)

図15は、本発明の第5の実施の形態に係るSRAMの主要部分の構成を示す 図である。同図では、第0ブロックへの書込みを行なうために必要な回路の構成 のみを示している。このSRAMでは、図13に示す第4の実施形態のSRAM と相違する点は、以下である。すなわち、本実施の形態のSRAMは、書込み機 能付きローカルセンスアンプSA2の代わりに、それとは別の書込み機能付きロ ーカルセンスアンプSA3を備える。

[0099]

(書込み機能付きローカルセンスアンプSA3の構成)

図16は、本実施の形態に係る書込み機能付きローカルセンスアンプSA3<0>の構成を示す。同図の書込み機能付きローカルセンスアンプSA3<0>は、図14に示す書込み機能付きローカルセンスアンプSA2<0>と異なり、グローバルビット線対HBT, HBTCと、ローカルデータ線対DATA, DAT

ACとが直接接続されることがない。また、ローカルデータ線対DATA, DATACと増幅&ラッチ回路LAT20内のデータ保持ノードD20, D21との間にNチャネルMOSトランジスタN131およびN132が追加され、ORゲートG130と、ANDゲートG131と、ORゲートG132とが追加されている。

[0100]

この書込み機能付きローカルセンスアンプSA3<0>の動作を読出し時と書 込み時に分けて説明する。

[0101]

(読出し動作)

読出し動作時には、書込み機能付きローカルセンスアンプSA3<0>は、以下のように、図2に示すローカルセンスアンプSA1<0>と同様に動作する。

[0102]

読出し動作時には、グローバル書込み信号WE1は「L」レベルのため、AN DゲートG131は、「L」レベルを出力する。これにより、NチャネルMOS トランジスタN131およびN132は、非導通になる。

[0103]

ローカルセンスイネーブル信号 SE < 0 >が「L」レベルの期間は、PチャネルMOSトランジスタP20およびP21が導通する。これにより、ローカルデータ線対DATA, DATACの電位が、データ保持ノードD20, D21に設定される。

[0104]

次に、ローカルセンスイネーブル信号SE<O>が「H」レベルになると、PチャネルMOSトランジスタP20およびP21が非導通になる。また、ORゲートG132は、「H」レベルを出力するので、NチャネルMOSトランジスタN20は、導通する。これによって、データ保持ノードD20とD21の電位差が増幅され、データ保持ノードD20およびD21の電位は、一方がVDDに、他方がGNDになる。

[0105]



次に、グローバルワード線HWD<0>が「H」レベルになると、ORゲート G130は、「H」レベルを出力するので、NチャネルMOSトランジスタN21 およびN22は、導通する。これにより、データ保持ノードD20およびD21 の電位がグローバルビット線対HBT,HBTCに転送される。

[0106]

(書込み動作)

書込み動作時は、グローバル書込み信号WE1は「H」レベルのため、ブロック選択信号BS<0>が「H」レベルである場合には、ORゲートG130は、「H」レベルを出力するので、NチャネルMOSトランジスタN21およびN22は、導通する。これにより、書込みデータが設定されたグローバルビット線対HBT,HBTCの電位は、データ保持ノードD20,D21に設定される。また、このときには、ORゲートG132は、「H」レベルを出力するので、NチャネルMOSトランジスタN20も導通する。これにより、書込みデータは、増幅&ラッチ回路LAT20に取り込まれる。

[0107]

さらに、このときには、ANDゲートG131は、「H」レベルを出力するので、NチャネルMOSトランジスタN131およびN132は、導通する。これにより、増幅&ラッチ回路LAT20に取り込まれている書込みデータに基づいて、ローカルデータ線対DATA、DATACのうち、一方のローカルデータ線が放電され、電位がGNDまで下がる。

[0108]

ここで、ローカルデータ線対DATA、DATACと、増幅&ラッチ回路LAT20とは、NチャネルMOSトランジスタ(N131、N132)を介して接続されているため、一方のローカルデータ線の電位を、GNDまで下げることができる。NチャネルMOSトランジスタの代わりに、PチャネルMOSトランジスタを用いた場合には、ローカルデータ線の電位は、PチャネルMOSトランジスタの閾値電圧Vthpまでしか下げることができない。

[0109]

以上により、プリチャージ期間において、VDDに充電されていたローカルデ

ータ線対DATA、DATACのうち、一方のローカルデータ線の電位をGND まで下げることができる。

[0110]

以上のように、本実施の形態に係るSRAMによれば、グローバルビット線対HBT,HBTCに設定された書込みデータを増幅&ラッチ回路LAT20に取込み、この取込んだ書込みデータに基づき、増幅&ラッチ回路LAT20とローカルデータ線対DATA,DATACとを接続するNチャネルMOSトランジスタN131およびN132を介して、ローカルデータ線対DATA,DATACを駆動するので、ローカルビット線対BT,BTCの寄生容量が大きな場合でも、メモリセルにデータを書込むことができる。

[0111]

<第6の実施形態>

本実施の形態は、書込み時にグローバルビット線の電位振幅をパーシャルスイングに制限するSRAMに関する。第2~第5の実施形態では、書込み時には、グローバルビット線対HBT、HBTCの一方の電位はVDDに、他方の電位はGNDに設定される。書込み時において、このようにグローバルビット線対HBT、HBTCの電位がフルスイングすると、消費電力が大きくなるとともに、以下のように誤った書込みが行なわれる場合がある。

[0112]

すなわち、書込み動作時には、書込み対象となるメモリセルに接続されたワード線が活性化され、書込み対象となるメモリセルに接続されたビット線対に書込みデータが設定される。ところで、活性化されたワード線には、書込み対象以外の多数のメモリセルが接続されてなり、これらのメモリセルも、書込み対象のメモリセルと同様に、書込み可能な選択状態となる。これを擬似選択状態という。

[0113]

一方、グローバルビット線対HBT、HBTCとローカルビット線対BT、BTCは、別個の配線層で配線されるが、これらの配線は、平行になるように配置される。その結果、これらの配線間には、寄生容量が形成される。この寄生容量を介して、グローバルビット線の電位変化が大きい場合に、この電位変化がロー

カルビット線に伝播する。これを容量結合という。

[0114]

このような容量結合によって、グローバルビット線の電位がフルスイングすると、この電位変化が、擬似選択セルに接続されるビット線対に伝播する。これによって、擬似選択セルに誤って書込みが行なわれる。本実施の形態では、書込み時にグローバルビット線の電位振幅をパーシャルスイングにすることで、このような誤った書込みを防止するとともに、消費電力を低減する。

[0115]

(全体の構成)

図17は、本発明の第6の実施の形態に係るSRAMの主要部分の構成を示す図である。同図では、第0ブロックへの書込みを行なうために必要な回路の構成のみを示している。このSRAMでは、図15に示す第5の実施形態のSRAMと相違する点は、以下である。すなわち、本実施の形態のSRAMは、グローバル書込みドライバHDR1の代わりに、グローバル書込みドライバHDR3を備え、書込み機能付きローカルセンスアンプSA3の代わりに、それとは別の書込み機能付きローカルセンスアンプSA4を備える。以下、これらの構成要素について説明する。

[0116]

(グローバル書込みドライバHDR3)

図18は、本実施の形態に係るグローバル書込みドライバHDR3の構成を示す。このグローバル書込みドライバHDR3は、図8に示す第2の実施形態のグローバル書込みドライバHDR1と、回路構成は同一である。異なる点は、本実施の形態に係るグローバル書込みドライバHDR3に供給する2つの電位のうち、一方の電位をGNDの代わりにVPとしたところである。

[0117]

電位VPは、電位GNDよりも高い電位である。グローバルビット線の、書込み時の電位降下を読出し時の電位降下と同一にするのなら、電位VPはVDDから200~300mVほど低い値に設定すればよい。この電位VPは、SRAMの外部から与えるものとしてもよく、SRAMの内部で生成するものとしてもよ

٧١°

[0118]

(書込み機能付きローカルセンスアンプSA4)

図19は、本実施の形態に係る書込み機能付きローカルセンスアンプSA4 < 0 > の構成を示す。この書込み機能付きローカルセンスアンプSA4 < 0 > は、図16に示す第5の実施形態のローカルセンスアンプSA3 < 0 > と、相違する点は、以下である。本実施の形態に係る書込み機能付きローカルセンスアンプSA4 < 0 > では、PチャネルMOSトランジスタP150およびP151が追加され、ローカル書込みドライバDR150およびD151が追加されている。また、NチャネルMOSトランジスタN131およびN132が削除され、NANDゲートG152と、インバータG151およびG155と、遅延回路DLY2と、ANDゲートG150とが追加されている。

[0119]

(ローカル書込みドライバDR150, DR151)

図20は、本実施の形態に係るローカル書込みドライバDR150の構成を示す。ローカル書込みドライバDR150には、端子INからデータ保持ノードD20の電位が入力され、端子Cから、ANDゲートG131の出力電位が入力される。

[0120]

グローバル書込み信号WE1が「H」レベル、かつブロック選択信号BS<0 >が「H」レベルのときに限り、ANDゲートの出力が「H」レベルとなり、P チャネルMOSトランジスタP161およびNチャネルMOSトランジスタN1 61が導通する。このときに、データ保持ノードD20の電位が「H」レベルで あれば、ローカルデータ線DATAに「L」レベルが出力され、データ保持ノー ドD20の電位が「L」レベルであれば、ローカルデータ線DATAに「H」レ ベルが出力される。

[0121]

ローカル書込みドライバDR151の構成は、上記ローカル書込みドライバDR150の構成と同様であるので、図示は省略する。ローカル書込みドライバD

R151によって、グローバル書込み信号WE1が「H」レベル、かつブロック 選択信号BS<0>が「H」レベルのときには、データ保持ノードD21の電位 が「H」レベルであれば、ローカルデータ線DATACに「L」レベルが出力され、データ保持ノードD21の電位が「L」レベルであれば、ローカルデータ線 DATACに「H」レベルが出力される。

[0122]

次に、本実施の形態に係るSRAMの読出し動作と書込み動作を説明する。

(読出し動作)

読出し動作時には、書込み機能付きローカルセンスアンプSA4<0>では、グローバル書込み信号WE1は「L」レベルのため、ANDゲートG131は、「L」レベルを出力する。これにより、DR150およびDR150の出力は、ハイーインピーダンスとなる。また、NANDゲートG152は、「H」レベルを出力するので、PチャネルMOSトランジスタP150およびP151は、非導通になる。また、ANDゲートG150は、グローバルワード線HWD<0>と同一の論理を出力する。

[0123]

これにより、本実施の形態の読出し動作は、第5の実施形態における読出し動作と同様となる。

[0124]

(書込み動作)

書込み動作時には、グローバル書込みドライバHDR3では、書込みデータDinに応じて、グローバルビット線HBT、HBTCの一方の電位がVDD、他方の電位がVPに駆動される。

[0125]

書込み機能付きローカルセンスアンプSA4<0>では、グローバル書込み信号WE1は「H」レベルのため、ブロック選択信号BS<0>が「H」レベルである場合には、ANDゲートG131が「H」レベルを出力し、NANDゲートG152が「L」レベルを出力するので、PチャネルMOSトランジスタP150およびP151が導通する。これにより、グローバルビット線HBTの電位が

データ保持ノードD20に転送され、グローバルビット線HBTCの電位がデータ保持ノードD21に転送される。

[0126]

ここで、データ保持ノードD20およびD21と、グローバルビット線対とは、PチャネルMOSトランジスタ(P150、P151)を介して接続されているため、データ保持ノードD20およびD21に、VDDとVPの電位を損失なく転送することができる。

[0127]

ここで、PチャネルMOSトランジスタの代わりに、NチャネルMOSトランジスタを用いた場合には、NチャネルMOSトランジスタの閾値電圧Vthnとしたときに、データ保持ノードD20およびD21には、最大でVDD-Vthnまでの電位しか転送されない。したがって、データ保持ノードD20とD21のいずれかのノードの電位は、VDD-Vthnとなり、他方のノードの電位は、VPとなる。ここで、VP>VDD-Vthnと設定されているときには、データ保持ノードD20およびD20には、書込みデータが正しく設定できないことになる。PチャネルMOSトランジスタを用いることによって、このような問題を回避できる。

[0128]

PチャネルMOSトランジスタ150およびP151が導通状態になった後、遅延回路DLY2で規定される一定時間経過後には、ORゲートG132は、「H」レベルを出力する。これにより、NチャネルMOSトランジスタN20は、導通し、インバータG155は、「L」レベルを出力し、NANDゲートG152は、「H」レベルを出力する。NANDゲートG152が「H」レベルを出力すると、PチャネルMOSトランジスタP150およびP151は、非導通となる。

[0129]

NチャネルMOSトランジスタN20が導通すると、増幅&ラッチ回路LAT 20のデータ保持ノードD20およびD21の一方の電位は、VDDに、他方の 電位はGNDになる。しかし、PチャネルMOSトランジスタP150およびP 151が非導通なので、このデータ保持ノードD20およびD21の電位は、グローバルビット線対HBT, HBTCへ出力されない。

[0130]

また、このときには、ローカル書込みドライバDR150およびDR151の 端子Cには、「H」レベルが入力されているので、データ保持ノードD20のデ ータがローカルデータ線DATAに駆動され、データ保持ノードD21のデータ がローカルデータ線DATACに駆動される。

[0131]

このように、書込み機能付きローカルセンスアンプSA4は、読出し時には、 パーシャルスイングのローカルデータ線の電位を受けて、増幅&ラッチ回路LA T20でフルスイングまで増幅して、グローバルビット線に出力する。

[0132]

書込み時には、パーシャルスイングのグローバルビット線の電位を受けて、増幅&ラッチ回路LAT20でフルスイングまで増幅する。

[0133]

以上のように、本実施の形態に係るSRAMによれば、読出し時だけでなく、 書込み時にも、グローバルビット線の電位をパーシャルスイングにするので、消 費電力を削減できるとともに、誤った書込みを防止することができる。

[0134]

<第7の実施形態>

本実施の形態は、ローカルメモリ回路とグローバルメモリ回路の処理タイミングを別個にしたSRAMに関する。

[0135]

第1の実施形態において、ローカルセンスアンプSA1<0>では、グローバルビット線対へのデータの転送は、クロックCLKが「H」レベルの期間に完了する必要がある。なぜなら、クロックCLKが「L」レベルになると、ローカルセンスイネーブル信号SE<0>が「L」レベルになって、ローカルセンスアンプSA1<0>のデータ保持ノードD20およびD21がプリチャージされるためである。

[0136]

プリチャージする前に、ローカルセンスアンプSA1<0>が、グローバルビット線対HBT,HBTCへデータを転送するためには、グローバルワード線HWD<0>を「H」レベルに活性化するタイミングは、クロックCLKが「H」レベルの期間でなくてはならない。

[0137]

クロック周波数を速くした場合には、このグローバルワード線HWD<0>の活性化するタイミングも早くする必要があり、そのためにはグローバルワード線HWD<0>を活性化するタイミングを定める遅延回路DLYの遅延時間を短くすることが必要となる。しかし、遅延回路DLYの遅延時間を短くすると、グローバルセンスアンプHSA、グローバルダミーカラムHDCの処理が追いつかなくなる。それゆえ、クロック周波数を速くすることができなくなる。

[0138]

また、第1の実施形態では、メモリセルMからのデータの読出しを行なうために下層のローカルメモリ回路(ローカルセンスアンプ、ローカルデータ線対、ダミーカラムDC、ワード線)と上層のグローバルメモリ回路(グローバルセンスアンプ、グローバルビット線対、グローバルダミーカラム、グローバルワード線)の2階層からなる構成について説明したが、3階層、4階層で行なうようにすることもできる。このように階層の数を増加させた場合には、上層のメモリ回路が、クロック周波数を律速することになる。つまり、上層のメモリ回路で処理が可能となるようにクロック周波数が定められる。本実施の形態では、このような問題を解決する。

[0139]

(全体の構成)

図21は、本発明の第7の実施の形態に係るSRAMの主要部分の構成を示す図である。このSRAMでは、図1に示す第1の実施形態のSRAMと相違する点は、以下である。すなわち、本実施の形態のSRAMは、遅延回路DLYでCLKを所定時間遅延させたCLK1を与える代わりに、外部から独立のクロックCLK2を与える。このクロックCLK2は、クロックCLK1と周波数が同一

である。

[0140]

クロックCLK2は、グローバルダミーカラムHDC、グローバルワードドライバG16, G17、グローバルビット線対HBT, HBTCのプリチャージ用のPチャネルMOSトランジスタP11およびP12に送られる。これらのクロックCLK2を受取った構成要素は、クロックCLK2のタイミングで処理を行なう。

[0141]

また、本実施の形態に係るSRAMは、ローカルセンスアンプSA1の代わりに、ローカルセンスアンプSA5を備える。以下、これらの構成要素について説明する。

[0142]

(ローカルセンスアンプSA5)

図22は、本実施の形態に係るローカルセンスアンプSA5<0>0 構成を示す。このローカルセンスアンプSA5<0>は、図2に示す第10実施形態のSA1<0>に対して、ラッチ回路LAT180と、NチャネルMOSトランジスタN180 \sim N183が追加されている。

[0143]

このローカルセンスアンプSA5<0>の読出し時の動作について説明する。

(読出し動作)

ローカルセンスイネーブル信号SE<0>の立ち上がりまでは、グローバルダミーカラムHDCと、PチャネルMOSトランジスタ<math>P11およびP12の動作以外は、第1の実施形態と同様である。

[0144]

グローバルダミーカラムHDCでは、クロックCLK2が「L」レベルのときに、PチャネルMOSトランジスタP13が導通する。これにより、グローバルダミービット線HDBTは、「H」レベルに設定される。このグローバルダミービット線HDBTの電位「H」レベルがインバータG18により反転されて、グローバルセンスイネーブル信号HSEが「L」レベルに設定される。

[0145]

また、クロックCLK2が「L」レベルのときに、PチャネルMOSトランジスタP11およびP12が導通する。これによって、グローバルビット線対HBT、HBTCは、「H」レベルに設定される。

[0146]

ローカルセンスアンプSA5<0>では、クロックCLKに従って、PチャネルMOSトランジスタP20およびP21が導通し、ローカルデータ線DATAの電位がデータ保持ノードD20に転送され、ローカルデータ線DATACの電位がデータ保持ノードD21に転送される。

[0147]

次に、ローカルセンスイネーブル信号SE<0>が立ち上がると、PチャネルMOSトランジスタP20およびP21が非導通になり、NチャネルMOSトランジスタN20、N182、およびN183が導通する。PチャネルMOSトランジスタP20およびP21が非導通になると、データ保持ノードD20およびD20とローカルデータ線対DATA、DATACとは、分離される。また、NチャネルMOSトランジスタN20が導通すると、データ保持ノードD20あるいはD21の一方の電位がVDDに、他方の電位がGNDになる。

[0148]

ここで、データ保持ノードD20の電位がVDD、つまり「H」レベルになったとすると、NチャネルMOSトランジスタN181が導通する。これにより、ラッチ回路LAT180のデータ保持ノードD181は、「L」レベルに設定され、データ保持ノードD180は、「H」レベルに設定される。このようにして、ラッチ回路LAT180にローカルデータ線対DATA、DATACのデータが保持される。ラッチ回路LAT180に一旦データが保持されると、クロックCLKが「L」レベルになり、それによって、ローカルセンスイネーブル信号SE<0>が「L」レベルになったとしても、データが消失することはない。したがって、第1の実施形態のように、グローバルワード線HWD<0>を立ち上げるタイミングが、ローカルセンスイネーブル信号SE<0>が「H」レベルの期間、すなわち、クロックCLKが「H」レベルの期間に限定されることがない。

[0149]

グローバルワードドライバG16は、クロックCLK2が「H」レベルになると、グローバルワード線HWD<O>を「H」レベルに駆動する。これによって、ローカルセンスアンプSA5<O>において、NチャネルMOSトランジスタN21およびN22が導通し、データ保持ノードD180およびD181の電位に従って、グローバルビット線対HBT,HBTCの一方がGNDに放電される

[0150]

また、グローバルダミーカラムHDCでは、グローバルワード線HWD<0>が「<math>H」レベルになると、NチャネルMOSトランジスタNH10が導通し、インバータG18によって、グローバルセンスイネーブル信号HSEが「H」レベルとなる。

[0151]

以下の動作は、第1の実施形態と同様である。

以上のように、本実施の形態に係わるSRAMによれば、ローカルセスアンプSA5がラッチ回路LAT180を備えるとともに、ローカルメモリ回路とグローバルメモリ回路の別個のクロックに従って動作するので、グローバルメモリ回路での処理が追いつかなくなることを防止することができる。また、グローバルメモリ回路の処理が可能となるように、クロック周波数を低速にする必要もなくなる。

[0152]

なお、クロックCLK2は、クロックCLKと逆相にするものとしてもよい。 この場合、ローカルメモリ回路は、クロックCLKの「H」レベルの期間に動作 し、グローバルメモリ回路は、クロックCLKの「L」レベルの期間に動作させ ることができる。

[0153]

また、3階層以上の構成にした場合には、各階層のクロックの位相は、下位の階層のクロックの位相をずらしたものとしてもよい。この場合、メモリセルから 読出されたデータを、下位の階層のメモリ回路から順次パイプライン処理するこ とが可能となる。各階層のメモリ回路の処理時間は、1サイクルを割り当てることができるので、処理が追いつかなくなることがない。このように各階層用のクロックに基づいて、その階層のメモリ回路が動作することによって、3階層以上の構成を容易に実現することができる。

[0154]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0155]

【発明の効果】

この発明に係わる半導体記憶装置によれば、相補信号線間の電位差が電源電圧 に到達する前に、当該相補信号線に接続される下層のセンスアンプによる当該相 補信号線の駆動を停止させるとともに、当該相補信号線に接続される上層のセン スアンプを活性化させるので、ローカルビット線対およびローカルデータ線対だ けでなく、グローバルビット線対においても電位振幅をパーシャルスイングに制 限することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態に係るSRAMの主要部分の構成を示す図である。
- 【図2】 本発明の第1の実施の形態に係るローカルセンスアンプSA1の 構成を示す図である。
- 【図3】 本発明の第1の実施の形態に係るグローバルセンスアンプHSA の構成を示す図である。
- 【図4】 本発明の第1の実施の形態に係るSRAMのデータの読出し動作を説明するためのタイミングチャートである。
 - 【図5】 従来のSRAMの構成を示す図である。
 - 【図6】 従来のローカルセンスアンプSA〇の構成を示す図である。
 - 【図7】 本発明の第2の実施の形態に係るSRAMの主要部分の構成を示

す図である。

- 【図8】 本発明の第2の実施の形態に係るグローバル書込みドライバHD R1の構成を示す図である。
- 【図9】 本発明の第2の実施の形態に係るローカル書込みドライバDRO の構成を示す図である。
- 【図10】 本発明の第3の実施の形態に係るSRAMの主要部分の構成を 示す図である。
- 【図11】 本発明の第3の実施の形態に係るグローバル書込みドライバH DR2の構成を示す図である。
- 【図12】 本発明の第3の実施の形態に係るローカル書込みドライバDR 2の構成を示す図である。
- 【図13】 本発明の第4の実施の形態に係るSRAMの主要部分の構成を 示す図である。
- 【図14】 本発明の第4の実施の形態に係る書込み機能付きローカルセンスアンプSA2の構成を示す図である。
- 【図15】 本発明の第5の実施の形態に係るSRAMの主要部分の構成を 示す図である。
- 【図16】 本発明の第5の実施の形態に係る書込み機能付きローカルセンスアンプSA3の構成を示す図である。
- 【図17】 本発明の第6の実施の形態に係るSRAMの主要部分の構成を示す図である。
- 【図18】 本発明の第6の実施の形態に係るグローバル書込みドライバH DR3の構成を示す図である。
- 【図19】 本発明の第6の実施の形態に係る書込み機能付きローカルセンスアンプSA4の構成を示す図である。
- 【図20】 本発明の第6の実施の形態に係るローカル書込みドライバDR 150の構成を示す図である。
- 【図21】 本発明の第7の実施の形態に係るSRAMの主要部分の構成を 示す図である。


【図22】 本発明の第7の実施の形態に係るローカルセンスアンプSA5の構成を示す図である。

【符号の説明】


MA メモリセルアレイ、M メモリセル、WD ワード線、HWD グロー バルワード線、ローカルビット線 BT, BTC、グローバルビット線 HBT , HBTC、ローカルデータ線 DATA, DATAC、ダミービット線 DB T、グローバルダミービット線 HDBT、SA0, SA1, SA2, SA3, SA4, SA5 ローカルセンスアンプ、HSA グローバルセンスアンプ、H DR1, HDR2, HDR3 グローバル書込みドライバ、DR0, DR1, D R150, DR151 ローカル書込みドライバ、DR200 出力バッファ、 DLY, DLY2 遅延回路、DC データカラム、HDC グローバルデータ カラム、G10, G11 ワード線ドライバ、G16, G17 グローバルワー ド線ドライバ、P10, P11, P12, P13, P20, P21, P25, P 26, P30, P31, P35, P36, P61, P62, P63, P64, P 101, P102, P103, P104, P150, P151, P161, P1 62, P202, P203 PチャネルMOSトランジスタ、NH10, NH1 1, N10, N11, N20, N21, N22, N25, N26, N30, N3 5, N 3 6, N 6 1, N 6 2, N 6 3, N 6 4, N 1 0 1, N 1 0 2, N 1 0 3 , N104, N131, N132, N161, N162, N180, N181, N182, N183, N201, N202 NチャネルMOSトランジスタ、T 10, T11, T12, T13, TG120, TG121 トランスミッション ゲート、LAT20, LAT30 増幅&ラッチ回路、LAT180 ラッチ回 路、61, 63, G30, G31, G101, G122, G152 NANDゲ - h, 62, 102, 103, 104, 161, 181, 182, 201, 20 2, G14, G15, G18, G19, G123, G151, G155 インバ -タ、G131, G150 ANDゲート、G130, G132 ORゲート。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】







【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】



【図22】



【書類名】 要約書

【要約】

【課題】 グローバルビット線対において電位振幅をパーシャルスイングに制限 した半導体記憶装置を提供することを目的とする。

【解決手段】 ローカルセンスアンプSA1<0>は、グローバルワード線HW D<0>が「H」レベルになると、データ保持ノードD20,D21の電位によってグローバルビット線対HBT,HBTCを駆動する。グローバルセンスアンプHSAは、グローバルセンスイネーブル信号HSEが「H」レベルになると、データ保持ノードD30とD31の電位差を増幅する。グローバルセンスイネーブル信号HSEは、インバータG19により反転されて、グローバルワードドライバG16に送られる。グローバルワードドライバG16によって、グローバルワードドライバG16によって、グローバルワード線HWD<0>が「L」レベルとなると、ローカルセンスアンプSA1<0>は、グローバルビット線対HBT,HBTCの駆動を停止する。

【選択図】 図1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社